![Foto de archivo de Huawei [Foto=Reuters·Yonhapnews]](https://image.ajunews.com/content/image/2026/09/07/20260907101513747498.jpg)
Ante la imposibilidad de importar equipos de litografía EUV (ultravioleta extremo), equipos esenciales de la tecnología de fabricación de semiconductores, debido a las sanciones estadounidenses, Huawei presentó una visión de fabricar semiconductores con rendimiento de 1,4 nanómetros en cinco años utilizando la "Ley de Tao" sin necesidad de litografía EUV. La Ley de Tao es un concepto que, en lugar de reducir el ancho de línea de circuitos, aplica un diseño de plegamiento lógico para aumentar la densidad de integración. Sin embargo, se han señalado preocupaciones de que el diseño de plegamiento lógico generaría problemas de sobrecalentamiento.
He Tingbo, presidente de la división de semiconductores de Huawei, publicó el 4 de septiembre un artículo revisado relacionado con la "Ley de Tao" en la plataforma de preimpresión de artículos científicos ChinaXiv, dependiente de la Academia de Ciencias de China, según informó el Shanghai Securities News el 7 de septiembre. El presidente He publicó el primer artículo el 25 de mayo pasado, una segunda versión revisada en julio, y ha realizado una tercera revisión del documento en menos de cuatro meses.
El artículo se enfoca en explicar el impacto de la tecnología de plegamiento lógico en el consumo de energía y el sobrecalentamiento del chip, presentando datos de mediciones reales del chip "Kirin 2026" como evidencia. La creencia convencional era que apilar más transistores activos verticalmente aumentaría la densidad de potencia por unidad de área, incrementando la carga térmica. Sin embargo, el artículo indica que los resultados de prueba del Kirin 2026 demostraron que el aumento en la densidad de transistores no necesariamente condujo a un mayor consumo de energía. Según el artículo, el Kirin 2026 logró una densidad de transistores 55% más alta, pero bajo condiciones de rendimiento idéntico, redujo el consumo de energía en la unidad de procesamiento de redes neuronales (NPU), unidad de procesamiento gráfico (GPU) y núcleos de rendimiento de la unidad central de procesamiento (CPU) en 66%, 58% y 41%, respectivamente.
El presidente He explicó que la mayoría del consumo energético del chip no proviene del proceso de cálculo de los transistores, sino del proceso de transmisión de datos y señales dentro del chip. El plegamiento lógico transforma el cableado largo en forma plana en conexiones verticales cortas entre capas, acortando la ruta de transmisión de señales y reduciendo la capacitancia de interconexión y el consumo de energía. No obstante, el artículo señala que la adopción del plegamiento lógico por sí sola no garantiza bajo consumo energético.
El primer chip con la tecnología de plegamiento lógico de Huawei es el Kirin 2026. El Kirin 2026 aplica plegamiento lógico mediante la expansión del diseño lógico plano tradicional en 2D de una capa única a una estructura de dos capas. Se espera que el Kirin 2026 se integre en la serie Mate 90, el smartphone insignia de Huawei que se lanzará en otoño de este año. Aunque el Kirin 2026 se fabrica con el proceso de 7 nanómetros convencional, algunos analistas sugieren que su rendimiento será equivalente al de chips de 3 nanómetros.
* Este artículo ha sido traducido por IA.